1、隨著人類認(rèn)識的不斷深入和發(fā)展，對信號處理機的要求也就會變得越來越高。這些要求基本上體現(xiàn)在大運算量和實時性這一對矛盾的解決上。本課題正是為解決這一矛盾而做的一個通用數(shù)字信號處理平臺。 本論文首先對本信號處理板的設(shè)計之初的方案進(jìn)行了分析和設(shè)計。這主要是因為它是后續(xù)具體設(shè)計的總體思路，同時它也反映了本課題要求。方案的設(shè)計還需考慮到器件的選擇。因為不同器件也會可能引起方案的不同。本課題處理器采用世界DSP領(lǐng)導(dǎo)企業(yè)之一的ADI公司目前處理

2、能力最好，性能最好的浮點DSP-TigerSHARC系列的TS202(引腳與TS201完全兼容)。同時采用世界可編程芯片著名廠商——Altera生產(chǎn)的Stratix系列的EP1S20F780(可以用EP1S25F780、EP1S30F780或EP1S40F780代替)來實現(xiàn)接口轉(zhuǎn)換。本處理板中還加入了一個DDRSDRAM內(nèi)存條，主要是考慮到實際應(yīng)用中可能需要大容量緩存。除此之外，本論文還對本課題采用的CompactPCI-6U板結(jié)構(gòu)進(jìn)行

3、了適當(dāng)說明。 方案確定后，本論文還對硬件設(shè)計作了較詳細(xì)的說明和分析。這部分主要是對電原理圖的重要地方和需要注意的地方進(jìn)行重點闡述，包括DSP、FPGA、DDRSDRAM內(nèi)存條接口電路、PCI接口電路、電源、板級互連等部分。這些設(shè)計均需要在對所采用器件和相關(guān)協(xié)議有較深了解的基礎(chǔ)上才能進(jìn)行。這是設(shè)計的具體實現(xiàn)階段。 硬件設(shè)計完后主要是調(diào)試和FPGA接口仿真了，本論文對硬件調(diào)試的步驟和注意點均進(jìn)行了詳細(xì)的說明，這部分是整個設(shè)計