1、第三章 邏輯門電路,3.3 TTL邏輯門電路,3.4 MOS邏輯門電路,3.5 集成邏輯門電路的應(yīng)用,3.6 兩種有效電平及兩種邏輯符號,3.1 二極管的開關(guān)特性及二極管門電路,3.2 三極管的開關(guān)特性及三極管門電路,3.7 門電路的VHDL描述,3.1 二極管的開關(guān)特性及二極管門電路,（1）加正向電壓UF時，二極管導(dǎo)通，管壓降UD可忽略。二極管相當于一個閉合的開關(guān)。,一、二極管的開關(guān)特性,1．二極管的靜態(tài)特性,可見，二極管在電路中表現(xiàn)

2、為一個受外加電壓ui控制的開關(guān)。 當外加電壓vi為一脈沖信號時，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個轉(zhuǎn)換過程就是二極管開關(guān)的動態(tài)特性。,（2）加反向電壓VR時，二極管截止，反向電流IS可忽略。二極管相當于一個斷開的開關(guān)。,3.1 二極管的開關(guān)特性及二極管門電路,2．二極管開關(guān)的動態(tài)特性,給二極管電路加入一個脈沖信號，電流的波形怎樣呢？,ts為存儲時間，tt稱為渡越時間。tre＝ts十tt稱

3、為反向恢復(fù)時間,3.1 二極管的開關(guān)特性及二極管門電路,同理，二極管從截止轉(zhuǎn)為正向?qū)ㄒ残枰獣r間，這段時間稱為開通時間。,反向恢復(fù)時間：tre＝ts十tt,產(chǎn)生反向恢復(fù)過程的原因：反向恢復(fù)時間tre就是存儲電荷消散所需要的時間。,3.1 二極管的開關(guān)特性及二極管門電路,二、二極管門電路,1.二極管與門,3.1 二極管的開關(guān)特性及二極管門電路,0V,0V 0V,0V 5V,0V,5

4、V 0V,5V 5V,0V,5V,2．或門電路,3.1 二極管的開關(guān)特性及二極管門電路,0V,0V 0V,0V 5V,5V,5V 0V,5V 5V,5V,5V,1. 三極管電路的習(xí)慣畫法,一、三極管的開關(guān)特性,,3.2 三極管的開關(guān)特性及三極管門電路,2. 圖解法,,

5、直流負載線,,,UCEQ 6V,ICQ1.5mA,用估算法求IB,3.2 三極管的開關(guān)特性及三極管門電路,（1）截止狀態(tài)：當uI小于三極管發(fā)射結(jié)死區(qū)電壓時，IB＝ICBO≈0， IC＝ICEO≈0，UCE≈VCC，三極管工作在截止區(qū)，對應(yīng)圖中的A點。 三極管工作在截止狀態(tài)的條件為：發(fā)射結(jié)反偏或小于死區(qū)電壓,3．三極管的三種工作狀態(tài),3.2 三極管的開關(guān)特性及三極管門電路,此時，若增加uI，則IB↑，IC↑，UCE↓，工

6、作點沿著負載線由A點→B點→C點→D點向上移動。在此期間，三極管工作在放大區(qū)， 其特點為IC＝βIB。 三極管工作在放大狀態(tài)的條件為：發(fā)射結(jié)正偏，集電結(jié)反偏,（2）放大狀態(tài)：當UI為正值且大于死區(qū)電壓時，三極管導(dǎo)通。有,3.2 三極管的開關(guān)特性及三極管門電路,若繼續(xù)增加uI ，IB會繼續(xù)增加，UCE<UBE＝0.7V，集電結(jié)正偏，三極管進入飽和狀態(tài)。IC≈ICS基本不變，UCE＝UCES ≈0.3V。電壓條件為：

7、發(fā)射結(jié)正偏，集電結(jié)也正偏。三極管工作在飽和狀態(tài)的電流條件為：IB＞ IBS,（3）飽和狀態(tài)：繼續(xù)增加uI，當UCE＝UBE＝0.7V時，集電結(jié)變?yōu)榱闫?，稱為臨界飽和狀態(tài)，對應(yīng)E點。此時的集電極電流為ICS，基極電流為IBS。,臨界飽和,三種工作狀態(tài)比較,發(fā)射結(jié)電壓＜死區(qū)電壓,發(fā)射結(jié)正偏集電結(jié)反偏,發(fā)射結(jié)正偏集電結(jié)正偏,很大相當開關(guān)斷開,可變,很小相當開關(guān)閉合,3.2 三極管的開關(guān)特性及三極管門電路,解： 根據(jù)飽和條件IB＞I

8、BS解題。,例3.2.1 電路及參數(shù)如圖所示，設(shè)輸入電壓UI=3V，三極管的UBE=0.7V。（1）若β＝60，試判斷三極管是否飽和，并求出IC和UO的值。,（2）將RC改為6.8kW，重復(fù)以上計算。,∵IB＞IBS ∴三極管飽和。,IB不變，仍為0.023mA,∵IB＜IBS ∴三極管處在放大狀態(tài)。,3.2 三極管的開關(guān)特性及三極管門電路,（3）將RC改為6.8kW，再將Rb改為60kW，重復(fù)以上計算。,由此可見，Rb

9、 、RC 、β等參數(shù)都能決定三極管是否飽和。,即在uI一定（要保證發(fā)射結(jié)正偏）和VCC一定的條件下，Rb越小，β越大，RC越大，三極管越容易飽和。,IBS≈0.029 mA,∵IB＞IBS ∴三極管飽和。,飽和條件可寫為：,3.2 三極管的開關(guān)特性及三極管門電路,開通時間ton= td +tr 關(guān)斷時間toff= ts +tf,4．三極管的動態(tài)特性,（1）延遲時間td——從ui正跳變的瞬間開始，到iC上升到0.1ICS

10、所需的時間,（2）上升時間tr——iC從0.1ICS上升到0.9ICS所需的時間。,（3）存儲時間ts——從ui下跳變的瞬間開始，到iC下降到0.9ICS所需的時間。,（4）下降時間tf——C從0.9ICS下降到0.1ICS所需的時間。,（1）延遲時間td——從ui正跳變的瞬間開始，到iC上升到0.1ICS所需的時間,耗盡層由寬→窄,瞬間IB越大， td越小。,（2）上升時間tr——iC從0.1ICS上升到0.9ICS所需的時間。,放大

11、→飽和,瞬間電流,產(chǎn)生開關(guān)時間的原因：,3.2 三極管的開關(guān)特性及三極管門電路,（3）存儲時間ts——從ui下跳變的瞬間開始，到iC下降到0.9ICS所需的時間。,（4）下降時間tf——iC從0.9ICS下降到0.1ICS所需的時間,瞬間IB越大， tS越小。,消散超量存儲電荷所需時間,放大→截止,飽和越淺，超量存儲電荷越少， tS越小。,瞬間電流,3.2 三極管的開關(guān)特性及三極管門電路,二、三極管非門電路,3.2 三極管的開關(guān)特性及三

12、極管門電路,5V,0V,5V,0V,二極管與門和或門電路的缺點：,（1）在多個門串接使用時，會出現(xiàn)低電平偏離標準數(shù)值的情況。（2）負載能力差。,三、二極管和三極管組成的與非門電路,3.2 三極管的開關(guān)特性及三極管門電路,,0.7V,1.4V,解決辦法： 將二極管與門（或門）電路和三極管非門電路組合起來。,3.2 三極管的開關(guān)特性及三極管門電路,,DTL與非門電路,工作原理： （1）當A、B、C全接為高電平5V時，二極管D1～D3

13、都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通， UL=0.3V，即輸出低電平。（2）A、B、C中只要有一個為低電平0.3V時，則UP≈1V，從而使D4、D5和T都截止，UL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：,3.2 三極管的開關(guān)特性及三極管門電路,3.3 TTL邏輯門電路,一、TTL與非門的基本結(jié)構(gòu)及工作原理1．TTL與非門的基本結(jié)構(gòu),,TTL與非門的基本結(jié)構(gòu),3.3 TTL邏輯門電路,（+5V）,2

14、．TTL與非門的邏輯關(guān)系,與非的邏輯關(guān)系為：輸入全為高電平時，輸出為低電平；輸入有低電平時，輸出為高電平。,假設(shè)：輸入高電平為3.6V；輸入低電平為0.3V。,3.3 TTL邏輯門電路,TTL與非門的邏輯關(guān)系:,（1）輸入全為高電平3.6V時。 T2、T3飽和導(dǎo)通，,實現(xiàn)了與非門的邏輯功能之一： 輸入全為高電平時，輸出為低電平。,由于T2飽和導(dǎo)通，UC2=1V。,T4和二極管D都截止。,由于T3飽和導(dǎo)通，輸出電壓為：

15、 UO=UCES3≈0.3V,3.3 TTL邏輯門電路,該發(fā)射結(jié)導(dǎo)通，UB1=1V。T2、T3都截止。,（2）輸入有低電平0.3V 時。,實現(xiàn)了與非門的邏輯功能的另一方面： 輸入有低電平時， 輸出為高電平。,忽略流過RC2的電流，UB4≈VCC=5V 。,由于T4和D導(dǎo)通，所以： UO≈VCC-UBE4-UD =5-0.7-0.7=3.6（V）,綜合上述兩種情況，該電路滿足與非的邏輯功能，即：,3.3

16、TTL邏輯門電路,二、TTL與非門的開關(guān)速度,1．TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲電荷的消散過程。,3.3 TTL邏輯門電路,（2）采用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。,,,,3.3 TTL邏輯門電路,2．TTL與非門傳輸延遲時間tpd,導(dǎo)通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的時間。,一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。

17、,截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)歷的時間。,與非門的傳輸延遲時間tpd：,3.3 TTL邏輯門電路,三、TTL與非門的電壓傳輸特性及抗干擾能力,1．電壓傳輸特性曲線：Uo=f（Ui）,,,,3.3 TTL邏輯門電路,（1）輸出高電平電壓UOH——在正邏輯體制中代表邏輯“1”的輸出電壓。UOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值UOH（min）=2.4V。,2．幾個重要參數(shù),（2）輸出

18、低電平電壓UOL——在正邏輯體制中代表邏輯“0”的輸出電壓。UOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值UOL（max）=0.4V。,（3）關(guān)門電平電壓UOFF——是指輸出電壓下降到UOH（min）時對應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用UIL（max）表示。產(chǎn)品規(guī)定UIL（max）=0.8V。,（4）開門電平電壓UON——是指輸出電壓上升到UOL（max）時對應(yīng)的輸入電壓。即輸入高電壓的最小

19、值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用UIH（min）表示。產(chǎn)品規(guī)定UIH（min）=2V。,（5）閾值電壓Uth——電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。 近似地：Uth≈UOFF≈UON ≈ 1.４,,,,3.3 TTL邏輯門電路,,Uth,Ui＜Uth；Uo=高電平Ui＞Uth；Uo=低電平,TTL門電路的輸出高低電平不是一個值，而是一

20、個范圍。,3．抗干擾能力,同樣，它的輸入高低電平也有一個范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。,低電平噪聲容限 UNL＝UOFF-UOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限 UNH＝UOH（min）-UON＝2.4V-2.0V＝0.4V,3.3 TTL邏輯門電路,四、TTL與非門的帶負載能力,產(chǎn)品規(guī)定IIL＜1.6mA,1．輸入低電平電流IIL與輸入高電平電流IIH（1）輸入低電平電流IIL——是指

21、當門電路的輸入端接低電平時，從門電路輸入端流出的電流。,可以算出：,3.3 TTL邏輯門電路,②倒置的放大狀態(tài)： IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。,（2）輸入高電平電流IIH——是指當門電路的輸入端接高電平時，流入輸入端的電流。,①寄生三極管效應(yīng)： IIH=βPIB1，βP為寄生三極管的電流放大系數(shù)。,由于βp和βi的值都遠小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uA。,3.3 TTL邏

22、輯門電路,2．帶負載能力,3.3 TTL邏輯門電路,灌電流負載——當輸出低電平時，電流從負載灌入門電路。,拉電流負載——當輸出高電平時，電流從門電路拉出,流入負載。,（1）灌電流負載——當驅(qū)動門輸出低電平時，電流從負載門灌入驅(qū)動門。,當負載門的個數(shù)增加，灌電流增大，輸出低電平升高。,NOL稱為輸出低電平時的扇出系數(shù)。,當達到UOL（max）=0.4V 時，允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得

23、出:,3.3 TTL邏輯門電路,NOH稱為輸出高電平時的扇出系數(shù),產(chǎn)品規(guī)定:IOH=0.4mA。由此可得出：,拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。,（2）拉電流負載——當驅(qū)動門輸出高電平時，電流從驅(qū)動門拉出,流至負載門的輸入端。,一般NOL≠NOH，取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。,3.3 TTL邏輯門電路,五、 TTL門電路的其他類型,1．非

24、門,3.3 TTL邏輯門電路,2．或非門,3.3 TTL邏輯門電路,3．與或非門,3.3 TTL邏輯門電路,,,,,,,,線與——將幾個門的輸出端并聯(lián)使用，實現(xiàn)與邏輯。,4．集電極開路門（ OC門）,3.3 TTL邏輯門電路,普通的TTL門電路不能進行線與！,電流太大！,,當LI輸出“1“，L2輸出“0”時,4．集電極開路門（ OC門）,（1）實現(xiàn)線與,OC門主要有以下幾方面的應(yīng)用：,邏輯關(guān)系為:,3.3 TTL邏輯門電路,（2）實

25、現(xiàn)電平轉(zhuǎn)換如圖示，可使輸出高電平變?yōu)?0V。,3.3 TTL邏輯門電路,（2）用做驅(qū)動器 可用它來驅(qū)動發(fā)光二極管、指示燈、 繼電器和脈沖變壓器等。,3.3 TTL邏輯門電路,OC門進行線與時，外接上拉電阻RP的選擇：,得：,（1）當輸出高電平時， RP不能太大。RP為最大值時要保證輸出電壓為UOH（min）。,3.3 TTL邏輯門電路,（2）當輸出低電平時,所以： RP（min）＜RP＜RP（ma

26、x）,由：,RP不能太小。RP為最小值時要保證輸出電壓為UOL（max）,得：,3.3 TTL邏輯門電路,當EN=0時，D1截止，為正常工作狀態(tài)（二輸入與非門）；當EN=1時，D1導(dǎo)通，T4D、T3都截止。這時從輸出端L看進去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。,5．三態(tài)門（TSL門),低電平有效,（1）結(jié)構(gòu)及工作原理,3.3 TTL邏輯門電路,去掉非門G，則EN=1時，為工作狀態(tài)， EN=0時，為高阻態(tài)。,EN=1為工作狀態(tài)的三態(tài)門,

27、3.3 TTL邏輯門電路,（b）組成雙向總線，實現(xiàn)信號的分時雙向傳送。,（2）三態(tài)門的應(yīng)用,三態(tài)門在計算機總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線——實現(xiàn)信號的分時單向傳送。,3.3 TTL邏輯門電路,100,××,六、TTL集成邏輯門電路的改進電路,1、采用了抗飽和三極管,,2、將Re2用“有源泄放電路代替”。,3、輸出級采用了達林頓結(jié)構(gòu)。,4、輸入端加了保護二極管。,3.3 TTL邏輯門

28、電路,TTL分為54和74兩大系列， 54系列用于軍品，VCC為4.5～5.5V，環(huán)境溫度為－55～+125℃；74系列用于民品， VCC為4.75～5.25V，工作的環(huán)境溫度為0～70℃。,七、TTL集成門電路介紹,3.3 TTL邏輯門電路,TTL集成電路的型號,3.3 TTL邏輯門電路,3.3 TTL邏輯門電路,TTL集成門電路舉例,74LS00——與非門器件，內(nèi)部含有4個2輸入端與非門，共有14個引腳。,74LS86——四異

29、或門,MOS管的工作原理（模擬書）,場效應(yīng)管（簡稱FET）是一種電壓控制器件(uGS~ iD) ，工作時，只有一種載流子參與導(dǎo)電，因此它是單極型器件。 FET因其制造工藝簡單，功耗小，溫度特性好，輸入電阻極高等優(yōu)點，得到了廣泛應(yīng)用。,3.4 MOS邏輯門電路,,一、N溝道增強型MOS管,3.4 MOS邏輯門電路,絕緣柵型場效應(yīng)管 ( Metal Oxide Semiconductor FET)，簡稱MOSFET。分

30、為： 增強型 ? N溝道、P溝道 耗盡型 ? N溝道、P溝道,1.N溝道增強型MOS管的結(jié)構(gòu),符號：,sio2,耗盡層,4個電極：漏極D，源極S，柵極G和 襯底B。,2. 工作原理,再增加uGS→縱向電場↑→將P區(qū)少子電子聚集到P區(qū)表面→形成導(dǎo)電溝道，如果此時加有漏源電壓，就可以形成漏極電流iD。,①柵源電壓uGS的控制作用,當uGS=0V時，漏源之間相當兩個背靠背的 二極管，在d、s之間加上電壓也不

31、會形成電流，即管子截止。,當uGS＞0V時→縱向電場→將靠近柵極下方的空穴向下排斥→耗盡層。,3.4 MOS邏輯門電路,定義： 開啟電壓（ UT）——剛剛產(chǎn)生溝道所需的柵源電壓UGS。,N溝道增強型MOS管的基本特性： uGS ＜ UT，管子截止， uGS ＞UT，管子導(dǎo)通。 uGS 越大，溝道越寬，在相同的漏源電壓uDS作用下，漏極電流iD越大。,3.4 MOS邏輯門電路,3.4 MOS邏輯門電路,

32、②漏源電壓uDS對漏極電流id的控制作用,當uGS＞UT，（設(shè)UT=2V， uGS=4V）,（a）uDS=0時， id=0。,（b）uDS＞0時→ID↑； 同時溝道靠漏區(qū)變窄。,（c）當uDS增加到使uGD=UT時，溝道靠漏區(qū)夾斷，稱為預(yù)夾斷。,（d）uDS再增加，預(yù)夾斷區(qū)加長， uDS增加的部分基本降落在隨之加長的夾斷溝道上， id基本不變。,0V,4V,1V,0V,2V,3. 特性曲線,四個區(qū)：（a）可變電阻區(qū)

33、（預(yù)夾斷前）,①輸出特性曲線：iD=f(uDS)?uGS=const,（b）恒流區(qū)也稱飽和 區(qū)（預(yù)夾斷 后）,（c）夾斷區(qū)（截止區(qū)）,（d）擊穿區(qū),恒流區(qū),截止區(qū),擊穿區(qū),3.4 MOS邏輯門電路,可變電阻區(qū),可根據(jù)輸出特性曲線作出移特性曲線。例：作uDS=10V的一條轉(zhuǎn)移特性曲線：,UT,②轉(zhuǎn)移特性曲線： iD=f(uGS)?uDS=const,3.4 MOS邏輯門電路,一個重要參數(shù)——跨導(dǎo)gm：,gm=?i

34、D/?uGS? uDS=const (單位mS) gm的大小反映了柵源電壓對漏極電流的控制作用。 在轉(zhuǎn)移特性曲線上， gm為的曲線的斜率。 在輸出特性曲線上也可求出gm。,3.4 MOS邏輯門電路,二、N溝道耗盡型MOSFET,在柵極下方的SiO2層中摻入了大量的金屬正離子。所以當uGS=0時，這些正離子已經(jīng)感應(yīng)出反型層，形成了溝道。,定義： 夾斷電壓（ UP）——溝道剛剛消失所需的

35、柵源電壓uGS。,特點： 當uGS=0時，就有溝道，加入uDS，就有iD。 當uGS＞0時，溝道增寬，iD進一步增加。 當uGS＜0時，溝道變窄，iD減小。,3.4 MOS邏輯門電路,N溝道耗盡型MOSFET的特性曲線,輸出特性曲線,轉(zhuǎn)移特性曲線,3.4 MOS邏輯門電路,三、P溝道耗盡型MOSFET,3.4 MOS邏輯門電路,四、MOS管的主要參數(shù),（1）開啟電壓UT（2）夾斷電壓UP（3）跨導(dǎo)gm ：gm=?i

36、D/?uGS? uDS=const （4）直流輸入電阻RGS ——柵源間的等效電阻。由于MOS管柵源間有sio2絕緣層，輸入電阻可達109～1015。,3.4 MOS邏輯門電路,MOS管和普通三極管比較,3.4 MOS邏輯門電路,3.4 MOS邏輯門電路,所以輸出為低電平。,一、 NMOS門電路1．NMOS非門,邏輯關(guān)系：（設(shè)兩管的開啟電壓為UT1=UT2=4V，且gm1＞＞gm2 ）（1）當輸入Vi為高電平8V時，T1導(dǎo)通，T

37、2也導(dǎo)通。因為gm1＞＞gm2，所以兩管的導(dǎo)通電阻RDS1＜＜RDS2，輸出電壓為：,（2）當輸入Ui為低電平0V時，,2．NMOS門電路（1）與非門,T1截止，T2導(dǎo)通。 UO=VDD-UT=8V =UOH ，即輸出為高電平。 所以電路實現(xiàn)了非邏輯。,3.4 MOS邏輯門電路,（2）或非門,3.4 MOS邏輯門電路,（3）與或非門,3.4 MOS邏輯門電路,二、CMOS非門,結(jié)構(gòu)：由N溝道MOSFET和P溝道MOSFET

38、互補而成。,1．邏輯關(guān)系：（設(shè)VDD＞（UTN+|UTP|），且UTN=|UTP|）（1）當Ui=0V時，TN截止，TP導(dǎo)通。輸出UO≈VDD。（2）當Ui=VDD時，TN導(dǎo)通，TP截止，輸出UO≈0V。,3.4 MOS邏輯門電路,2．電壓傳輸特性：,CMOS門電路的閾值電壓Uth=VDD/2,（設(shè): VDD=10V， UTN=|UTP|=2V）,,,（2）當2V＜Ui＜5V，TN工作在飽和區(qū)，TP工作在可變電阻區(qū)。,（3）當U

39、i=5V，兩管都工作在飽和區(qū)， Uo=（VDD/2）=5V。,（4）當5V＜Ui＜8V，TP工作在飽和區(qū)， TN工作在可變電阻區(qū)。,（5）當Ui＞8V，TP截止， TN導(dǎo)通，Uo=0V。,,（1）當Ui＜2V，TN截止，TP導(dǎo)通，Uo≈VDD=10V。,3.4 MOS邏輯門電路,3．工作速度,由于CMOS非門電路工作時總有一個管子導(dǎo)通，所以當帶電容負載時，給電容充電和放電都比較快。CMOS非門的平均傳輸延遲時間約為1

40、0ns。,3.4 MOS邏輯門電路,4．保護電路,設(shè)二極管的正向壓降為UD，,當輸入信號大于VDD+UD時，D1導(dǎo)通，將柵極電位鉗制在VDD+UD，保證C2上的電壓不超過VDD+UD。 當輸入信號小于－UD時，D2導(dǎo)通，將柵極電位鉗制在－UD，保證C1上的電壓也不超過VDD+UD。,,多晶硅電阻（限流）,3.4 MOS邏輯門電路,三、其他的CMOS門電路,3.4 MOS邏輯門電路,1. CMOS與非門,,,2. C

41、MOS或非門,,,3.4 MOS邏輯門電路,為了穩(wěn)定輸出高低電平，可在輸入輸出端分別加反相器作緩沖級,3. 帶緩沖級的門電路,3.4 MOS邏輯門電路,后級為與或非門，經(jīng)過邏輯變換，可得：,4．CMOS異或門電路,由兩級組成，前級為或非門，輸出為,3.4 MOS邏輯門電路,5. CMOS三態(tài)門,當EN=0時，TP2和TN2同時導(dǎo)通，為正常的非門，輸出:,當EN=1時，TP2和TN2同時截止，輸出為高阻狀態(tài)。 所以，這是一個低電平有效的

42、三態(tài)門。,3.4 MOS邏輯門電路,6. CMOS漏極開路門（OD門）,OD門與TTL集電極開路門（OC門）對應(yīng)，其特點是可以實現(xiàn)線與，可以用來進行邏輯電平變換，具有較強的帶負載能力等。,,電阻外接,3.4 MOS邏輯門電路,7.CMOS傳輸門,（1）當C接高電平VDD， 為低電平0V時，若Ui在0V～VDD的范圍變化，,工作原理：（設(shè)兩管的開啟電壓UTN=|UTP|＝2V，VDD=10V）,至少有一管導(dǎo)通，相當于一閉合開關(guān)，將輸入傳

43、到輸出，即Uo=Ui。,3.4 MOS邏輯門電路,3.4 MOS邏輯門電路,1.電源電壓允許范圍大，CC4000系列為3～18V。因此它們輸出高低電平擺幅大，抗干擾能力強，其噪聲容限可達30%VDD，而TTL門的噪聲容限只有0.4V。2.因CMOS管有極高的輸入阻抗，故其扇出系數(shù)很大，可達50。3.CMOS門工作時總是一管導(dǎo)通另一管截止，因而其功耗極小。當VDD=5V時，其功耗為2.5～5uW。4.MOS管是多數(shù)載流子受控導(dǎo)電器件

44、，所以溫度穩(wěn)定性好，抗輻射能力強。,四、CMOS邏輯門電路的主要特點：,CMOS 器件的符號,,,,,,,,CC 40 25 M,溫度范圍： -55℃~+125℃,器件品種：3輸入與非門,器件系列,中國制造CMOS器件,示例：,(1) (2) (3) (4),,,,3.4 MOS邏輯門電路,3.5 集成邏輯門電路的應(yīng)用,一、TTL與CMOS器件之間的接口問題 兩種不同類型的集成電路相互連接，

45、驅(qū)動門必須要為負載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件： 驅(qū)動門的UOH（min）≥負載門的UIH（min） 驅(qū)動門的UOL（max）≤負載門的UIL（max） 驅(qū)動門的IOH（max）≥負載門的IIH（總） 驅(qū)動門的IOL（max）≥負載門的IIL（總）,1．TTL門驅(qū)動CMOS門,（2）如果TTL和CMOS器件

46、采用的電源電壓不同，則應(yīng)使用OC門，同時使用上拉電阻RP 。,3.5 集成邏輯門電路的應(yīng)用,（1）當都采用5V電源時，TTL的UOH（min）為2.4V，而CMOS4000系列和74HC系列電路的UIH（min）為3.5V，顯然不匹配。這時可接一上拉電阻RP。RP的阻值一般取幾百Ω～幾kΩ。,也可在CMOS門的輸出端與TTL門的輸入端之間加一CMOS驅(qū)動器。,2． CMOS門驅(qū)動TTL門,都采用5V電源時，主要考慮CMOS門的輸出電流是

47、否滿足TTL輸入電流的要求。要提高CMOS門的驅(qū)動能力，可將同一芯片上的多個門并聯(lián)使用。,3.5 集成邏輯門電路的應(yīng)用,外接負載：喇叭、繼電器、發(fā)光二極管(LED),負載電流幾百mA,小功率繼電器動作電流可小于10mA,發(fā)光材料：磷化鎵、砷化鎵、磷砷化鎵等仍具有單向?qū)щ娦裕驅(qū)〞r發(fā)光，且導(dǎo)通壓降為2V左右。工作電流幾～十幾mA。使用時要串接限流電阻。,二、TTL和CMOS電路帶其他負載時的接口問題,3.5 集成邏輯門電路的應(yīng)

48、用,（b）用TTL門電路驅(qū)動5V低電流繼電器，其中二極管D作保護，用以防止過電壓。,1．對于電流較小、電平能夠匹配的負載可以直接驅(qū)動。（a）用TTL門電路驅(qū)動發(fā)光二極管LED，這時可以直接相連，但要在電路中串接一個約幾百W的限流電阻。,3.5 集成邏輯門電路的應(yīng)用,2．帶大電流負載,（a）可將同一芯片上的多個門并聯(lián)作為驅(qū)動器。,（b）也可在門電路輸出端接三極管，以提高負載能力。,3.5 集成邏輯門電路的應(yīng)用,（2）對于或非門及或門，

49、多余輸入端應(yīng)接低電平；也可以與有用的輸入端并聯(lián)使用。,三、多余輸入端的處理,（1）對于與非門及與門，多余輸入端應(yīng)接高電平； 在前級驅(qū)動能力允許時，也可以與有用的輸入端并 聯(lián)使用。,3.5 集成邏輯門電路的應(yīng)用,3.6 兩種有效電平及兩種邏輯符號,（1）輸入低電平有效輸出高電平有效,,一、兩種有效電平,（2）輸入高電平有效輸出低電平有效,二、兩種邏輯符號,,輸出端沒有小圓圈的邏輯符號稱為標準邏輯符號或正邏輯符號；輸入端有圈

50、的邏輯符號稱為反相邏輯符號或負邏輯符號。,為了表示輸入或輸出低電平有效，我們使用小圓圈。當邏輯符號的輸入或輸出線上沒有小圓圈時，稱這條線是高電平有效，當邏輯符號的輸入或輸出線上有小圓圈時，稱這條線是低電平有效。,3.6 兩種有效電平及兩種邏輯符號,3.6 兩種有效電平及兩種邏輯符號,正邏輯與負邏輯,3.6 兩種有效電平及兩種邏輯符號,相互等效的兩種邏輯符號,3.6 兩種有效電平及兩種邏輯符號,2．任一條線一端上的小圓圈移到另一端，其邏

51、輯關(guān)系不變。,三、兩種邏輯符號的變換,1．邏輯圖中任一條線的兩端同時加上或消去小圓圈，其邏輯關(guān)系不變。,3．一端消去或加上小圓圈，同時將相應(yīng)變量取反，其邏輯關(guān)系不變。,3.6 兩種有效電平及兩種邏輯符號,3.6 兩種有效電平及兩種邏輯符號,舉例：相同功能電路的兩種邏輯符號比較例1.當A和B都為高電平或C和D都為高電平時，L為高電平，D亮。,,例2：KA和KB只要有一個開關(guān)閉合，即A和B只要有一個為低電平時，L為低電平，D亮。,3.7

52、 門電路的VHDL描述,1．用賦值語句描述二輸入與非門LIBRARY ieee； USE ieee.std_logic_1164.ALL； ENTITY nand2 IS --nand2是實體名稱PORT（a，b：IN std_logic；--定義端口輸入信號a、b是標準的邏輯位類型

53、y：OUT std_logic）--定義端口輸出信號Y是標準的邏輯位類型 END ENTITY nand2； ARCHITECTURE ex9 OF nand2 IS -- ex9是結(jié)構(gòu)體名稱BEGIN y<=a NAND b； --賦值語句END A

54、RCHITECTURE ex9；,2.用IF語句描述異或門。LIBRARY ieee; USE IEEE.std_logic_1164.ALL; ENTITY xor2 IS PORT (a, b : IN std_logic; f : OUT std_logic); END ENTITY xor2; ARCHITECTURE ex6 OF xor2 IS BEGIN

55、 PROCESS(a，b) BEGIN IF（a=b）THEN f <='0' ; --IF語句 ELSE f <='1' ; END IF; END PROCESS;END ex6 ;,3.7 邏輯門

56、電路的VHDL描述,3. 三態(tài)門描述,低電平有效的三態(tài)與非門描述如下：LIBRARY ieee； USE ieee.std_logic_1164.ALL； ENTITY tsl IS PORT（a，b，en：IN std_logic； L：OUT std_logic）； END ENTITY tsl； ARCH

57、ITECTURE ex10 OF tsl IS BEGIN L<=a NAND b WHEN en='0' ELSE 'Z'； --'Z'為高阻態(tài)，必須大寫END ARCHITECTURE ex10；,3.7 邏輯門電路的VHDL描述,本章小結(jié),1．在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)。影響它們開關(guān)特性的主要因素是管子內(nèi)部電荷

58、存儲和消散的時間。2．最簡單的門電路是用二極管組成的與門、或門和三極管組成的非門電路。它們是集成邏輯門電路的基礎(chǔ)。2．目前普遍使用的數(shù)字集成電路主要有兩大類，一類由NPN型三極管組成，簡稱TTL集成電路；另一類由MOSFET構(gòu)成，簡稱MOS集成電路。3．在TTL系列中，除了有實現(xiàn)各種基本邏輯功能的門電路以外，還有集電極開路門和三態(tài)門等。4．CMOS是MOS集成門電路的主要結(jié)構(gòu)。與TTL門電路相比，它的優(yōu)點是功耗低，扇出數(shù)大（指帶