1、隨著現(xiàn)代集成電路制造工藝的發(fā)展，基于浮柵結(jié)構(gòu)的FLASH存儲(chǔ)器正逐漸走向其物理尺寸極限，新型儲(chǔ)存器的開發(fā)成為現(xiàn)在研究機(jī)構(gòu)及各大半導(dǎo)體廠商的研究熱點(diǎn)。其中阻變存儲(chǔ)器（RRAM）以其在低功耗，高速度，結(jié)構(gòu)簡單易于3D集成和與傳統(tǒng)CMOS工藝的完美兼容等方面的優(yōu)勢受到了廣泛的關(guān)注。然而，由于 RRAM的存儲(chǔ)機(jī)理目前還不是很明確，而且可靠性方面也無法滿足市場的要求，因此，對(duì)其的研究還主要是在實(shí)驗(yàn)室中進(jìn)行。本文主要是研究基于1T1R機(jī)構(gòu)的RRAM

2、器件在可靠性方面的問題，并且提出了一些改進(jìn)器件一致性的方法。
　　1T1R結(jié)構(gòu)中的T采用的是0.13 um標(biāo)準(zhǔn)工藝，由公司生產(chǎn)，在此基礎(chǔ)上長不同材料的RRAM器件，以實(shí)現(xiàn)不同的性能。本論文的實(shí)驗(yàn)主要是在Cu/HfOx/Pt結(jié)構(gòu)的RRAM器件上進(jìn)行的，其中 Cu電極是晶體管的漏端經(jīng) CMP工藝后形成的，決定了器件的面積，而功能層HfOx和上電極Pt則根據(jù)不同需求采用不同的工藝實(shí)現(xiàn)。
　　在文章中，首先分析了1T1R結(jié)構(gòu)中引發(fā)R

3、RAM可靠性問題的原因。RRAM器件是通過高低阻態(tài)實(shí)現(xiàn)信息的存儲(chǔ)，當(dāng)高低阻態(tài)比較接近的時(shí)候，便有可能造成讀取錯(cuò)誤；另一方面，同一器件或不同器件之間在在相同的操作條件下，有的時(shí)候可以成功的置成高阻態(tài)或者低阻態(tài)，而有的時(shí)候阻態(tài)沒有達(dá)到預(yù)期的數(shù)量級(jí)，從而造成信息存儲(chǔ)錯(cuò)誤；還有器件在長時(shí)間的放置過程中，阻態(tài)發(fā)生改變，也會(huì)造成信息的存儲(chǔ)錯(cuò)誤。以上是常見的引發(fā)可靠性問題的原因。
　　為了從實(shí)驗(yàn)上解釋引起可靠性問題的原因，我們做了關(guān)于1T1R單

4、個(gè)器件的endurance（疲勞特性）測試和關(guān)于1T1R陣列的retention（保持特性）測試。在endurance測試中，我們研究了器件高低阻態(tài)隨循環(huán)次數(shù)的變化規(guī)律，發(fā)現(xiàn)隨著循環(huán)次數(shù)的增多，器件高阻態(tài)逐漸下降，低阻態(tài)逐漸增大，最終失效在低阻態(tài)。在retention測試中，我們統(tǒng)計(jì)了1kb大小的陣列在不同溫度下器件的保持時(shí)間與阻態(tài)的關(guān)系，低阻態(tài)器件會(huì)失效在高阻態(tài)，而高阻態(tài)器件會(huì)變成低阻態(tài)或者更高的高阻態(tài)。
　　為了提高器件的在e

5、ndurance和retention方面的特性，針對(duì)1T1R結(jié)構(gòu)，本文提出了一種新的編程方法。在傳統(tǒng)編程方法中，晶體管的gate端加一恒壓，用來限流，而在source端加掃描電壓進(jìn)行SET操作或者在上電極加掃描電壓進(jìn)行RESET操作。新的編程方法中恒壓是加在source端（SET）或者上電極（RESET），掃描電壓加在gate端，通過改變gate端的電壓，改變通過RRAM器件的電流，從而實(shí)現(xiàn)器件阻態(tài)的改變。新的編程方法可以提高高阻態(tài)的阻