1、功率MOS器件作為電力電子系統(tǒng)的核心，其研究熱點之一為實現(xiàn)低功耗。其中，功率MOS的總功耗主要包括靜態(tài)功耗和動態(tài)功耗，器件的靜態(tài)功耗主要是通過導通電阻來衡量，動態(tài)功耗通過器件的柵漏電容來衡量。為了降低功率MOS的導通電阻和柵漏電容，本文提出了兩種新型功率MOS器件，并對其靜態(tài)特性（包括正向導通特性和耐壓特性）、動態(tài)特性及可行的工藝實現(xiàn)方案進行了研究。仿真結果表明，兩種新結構極大地改善了器件的性能，在保證器件耐壓的同時顯著地降低了器件的功

2、耗。
　　本研究主要內容包括：⑴提出一種具有分離柵的超低比導通電阻和超低動態(tài)損耗功率FINFET器件。該結構的特征為具有鰭型柵和分離柵，鰭型柵從三個維度包圍 P-well區(qū)域，與源電位電氣連接的分離柵設置在漂移區(qū)的兩側并且與漂移區(qū)用楔形的氧化層隔離開。第一，鰭型柵結構增大了溝道的寬度、調制了電流的分布，因而降低了器件的比導通電阻、提高了器件的跨導。第二，分離柵結構減小了器件柵漏交疊，因此柵漏電容和開關損耗也極大地降低。第三，分離柵

3、結構作為源場板輔助漂移區(qū)的耗盡，從而提高了器件的漂移區(qū)摻雜濃度，進而進一步降低器件的比導通電阻。第四，分離柵結構作為源場板，調制了源端和漏端的高電場，使漂移區(qū)的電場分布更均勻，從而保證了器件的耐壓。仿真結果顯示，在保持80V級別的耐壓下，提出的新結構與常規(guī)結構和常規(guī)超結器件相比，導通電阻分別下降了60％和47%。同時，新結構的柵漏電荷與沒有分離柵的結構相比下降了55%。⑵提出了一種具有電荷積累層的超低比導通電阻VDMOS器件。結構特征為

4、具有一直延伸到漏端的延伸柵結構，且延伸柵中包含兩個PN結。一方面，在正向導通狀態(tài)，在延伸柵的兩側壁形成電子積累層，從而引入兩條從源端到漏端的低阻電流通路。這種形成的電流通路不僅極大地降低器件的導通電阻，而且還使得器件的導通電阻對漂移區(qū)摻雜濃度的依賴減弱。另一方面，在耐壓狀態(tài)下，延伸柵內部的N條會耗盡漂移區(qū)的N條，從而使得器件的漂移區(qū)摻雜濃度提高，進一步降低器件的導通電阻。特別需要說明，延伸柵內部的兩個PN結具有十分重要的作用。在正向導通