1、較低的運行功耗是微處理器最重要的設計需求之一，而降低供電電壓作為降低功耗最為有效的方法之一已經(jīng)被廣泛應用，但是隨之產(chǎn)生的可靠性問題卻越來越凸顯。作為占據(jù)處理器絕大部分面積又決定著處理器供電電壓能否持續(xù)降低的高速緩存，它的可靠性問題已經(jīng)成為處理器低功耗設計的難點和關(guān)鍵點。業(yè)界對低電壓下Cache的可靠性問題已經(jīng)進行了深入的探索，本文在此基礎上展開研究，主要內(nèi)容和創(chuàng)新點歸納如下:
　　1.故障建模及基于故障注入的模擬器實現(xiàn)。通過對高速

2、緩存的故障類型及其產(chǎn)生機理進行深入的研究分析，為本文實驗故障進行建模。并通過研究分析各類故障注入技術(shù)優(yōu)缺點，同時結(jié)合本文實際，設計實現(xiàn)了基于故障注入的CK-CPU模擬器并驗證。
　　2.基于混合糾錯碼的可容錯性Cache研究?；谂K數(shù)據(jù)正確性必須由CPU處理器保證，而干凈數(shù)據(jù)可由片外恢復的數(shù)據(jù)特征，提出了一種基于混合糾錯碼的可容錯性Cache結(jié)構(gòu)。該結(jié)構(gòu)將Cache分為多比特糾錯碼保護區(qū)域(MECC區(qū)域)和單比特糾錯碼保護區(qū)域（S