1、隨著慣導(dǎo)技術(shù)的發(fā)展，在對慣性測量單元標(biāo)定和驗收的測試過程中產(chǎn)生的數(shù)據(jù)量大量增加，對數(shù)據(jù)傳輸裝置的高效性和穩(wěn)定性提出了更高的要求。然而，傳統(tǒng)的數(shù)據(jù)傳輸裝置在高波特率和大數(shù)據(jù)量下會出現(xiàn)丟幀的情況。因此，研究一種穩(wěn)定，高效的新型數(shù)據(jù)傳輸裝置具有重要的現(xiàn)實意義。
　　本文研究慣導(dǎo)測試中的多串口高速并行數(shù)據(jù)傳輸裝置，該裝置主要用于接收8路慣性測量單元輸出的RS422串口數(shù)據(jù)。分析了多路串口數(shù)據(jù)接收方案，在此基礎(chǔ)上對此裝置的軟硬件設(shè)計進(jìn)行了深

2、入的研究，提出了以數(shù)字復(fù)接為基礎(chǔ)的多路數(shù)據(jù)接收方案。分別基于FPGA設(shè)計了高速串口接收模塊、數(shù)字復(fù)接模塊、USB數(shù)據(jù)轉(zhuǎn)發(fā)模塊等，特別給出了基于FPGA的數(shù)字復(fù)接建模方案和詳細(xì)設(shè)計說明。數(shù)據(jù)上傳采用USB3.0技術(shù)，設(shè)計了USB接口控制芯片的固件程序，并在上位機(jī)設(shè)計配套軟件實現(xiàn)慣導(dǎo)測試的數(shù)據(jù)接收以及測試流程。此外，對本系統(tǒng)進(jìn)行誤碼建模，并通過對誤碼模型詳細(xì)的分析提出了誤碼檢測的方案，在FPGA中設(shè)計m序列發(fā)生器，測試整個系統(tǒng)的誤碼率。同時

3、，針對所設(shè)計的軟硬件系統(tǒng)，搭建了測試環(huán)境，對基本的功能進(jìn)行測試。實驗證明，本文所設(shè)計的多路串口高速并行傳輸裝置在8路慣性測量單元數(shù)據(jù)同時傳輸?shù)那闆r下，可以實現(xiàn)921600bps接收280Bytes/10ms的數(shù)據(jù)，并且同時進(jìn)行數(shù)據(jù)上傳解析。通過誤碼率測試，本系統(tǒng)能達(dá)到10-10的誤碼水平，達(dá)到了慣導(dǎo)測試的指標(biāo)要求。
　　本文研究的慣導(dǎo)測試多串口高速并行傳輸裝置，實現(xiàn)了高速率，高穩(wěn)定性和高靈活性。可以應(yīng)用于目前的各種慣導(dǎo)測試系統(tǒng)中。