1、功率半導(dǎo)體器件是電力電子技術(shù)發(fā)展的基礎(chǔ)，功率MOSFET由于其具有高輸入阻抗、低驅(qū)動功率、高開關(guān)速度、優(yōu)越的頻率特性以及良好的熱穩(wěn)定性等特點，自最初誕生以來，其結(jié)構(gòu)和性能得到了迅速的發(fā)展。溝槽功率MOSFET(UMOSFET)是在LDMOS和VDMOS基礎(chǔ)上發(fā)展起來的一種功率半導(dǎo)體器件，由于其具有大電流、低導(dǎo)通電阻和開關(guān)速度快等方面的優(yōu)點，逐漸成為高頻低壓的功率MOSFET的主流。
　　 低壓功率MOSFET的發(fā)展趨勢是持續(xù)縮小

2、器件的尺寸，因為更小的尺寸意味著更大的溝道密度和更低的導(dǎo)通電阻，或者在相同的導(dǎo)通電阻下可以獲得更小的芯片面積，進而降低成本。功率MOSFET的主要設(shè)計矛盾是保證擊穿電壓(BreakdownVoltage，BV)的前提下，盡可能的降低器件的導(dǎo)通電阻Rds(on)，這也成為當(dāng)今功率MOSFET技術(shù)發(fā)展的主要方向。
　　 本論文的主要研究思路是通過研究功率MOSFET的性能參數(shù)和設(shè)計流程，首先研究基于最優(yōu)導(dǎo)通電阻的結(jié)構(gòu)參數(shù)的優(yōu)化設(shè)計，

3、這一部分主要著重器件橫向參數(shù)的設(shè)計；然后研究改進的MOSFET器件的特性，包括體區(qū)優(yōu)化和外延部分優(yōu)化的MOSFET器件，這一部分主要著重器件縱向參數(shù)的設(shè)計。具體研究內(nèi)容如下：
　　 (1)導(dǎo)通電阻是功率UMOSFET的重要的性能參數(shù)，低壓范圍內(nèi)(<100V)不同耐壓下導(dǎo)通電阻的最優(yōu)化設(shè)計的結(jié)果會有所差別。通過理論分析和仿真研究UMOSFET的關(guān)鍵參數(shù)對導(dǎo)通電阻最優(yōu)化設(shè)計的影響。
　　 (2)功率UMOSFET的導(dǎo)通電阻主

4、要由外延層電阻和溝道電阻組成，可以通過減小溝道長度的方法減小溝道電阻，進而降低導(dǎo)通電阻。但是，傳統(tǒng)的UMOSFET的溝槽長度的減小受體區(qū)穿通擊穿效應(yīng)的限制。本文通過優(yōu)化體區(qū)的摻雜分布的方法獲得短溝道長度，降低了器件的導(dǎo)通電阻并提高了擊穿電壓。
　　 (3)外延層電阻是高壓功率MOSFET導(dǎo)通電阻的主要組成部分，本文通過優(yōu)化外延的結(jié)構(gòu)應(yīng)用于高壓MOSFET，仿真驗證不僅可以提升器件的耐壓、降低導(dǎo)通電阻，并改善反向傳輸電容特性。二次