1、功率槽柵MOS（UMOSFET）是在VDMOS和VMOS基礎上發(fā)展起來的一種功率半導體器件，由于功率UMOSFET可以從工藝技術(shù)上有效的降低器件的特征導通電阻（RON），并且能處理較大的導通電流，因此，近年來功率UMOSFET在計算機等消費電子中的發(fā)展更為迅速。目前，功率UMOSFET技術(shù)在低壓MOSFET產(chǎn)品市場中被廣泛接受，具有較高的市場占有率。但功率UMOSFET在耐壓方面，相對與橫向器件還是有一定的差距，因此在不增加功率UMOS

2、FET器件工藝難度的基礎上，盡可能地提高器件的擊穿電壓（VBD），或者在允許的耐壓范圍內(nèi)，盡可能地降低器件的RON，成為了當今功率UMOSFET技術(shù)發(fā)展的主要研究方向。
　　 本論文的主要思想是利用器件中Si/SiGe和Si/SiGeC異質(zhì)結(jié)效應，對功率UMOSFET器件溝道及漂移區(qū)的載流子遷移率的改善，達到優(yōu)化功率UMOSFET器件特性的目的。并且提出柵增強結(jié)構(gòu)：GE-UMOS（Gate EnhancedUMOS），其特征是將

3、側(cè)氧中多晶硅電極與柵電極短接。為了改進GOB-UMOS（Gradient Oxide-Bypassed UMOS）電特性品質(zhì)因數(shù)及寄生電容的限制，又提出SGE-UMOS（Split Gate Enhanced UMOS）結(jié)構(gòu)。具體研究內(nèi)容如下：
　　 （1）提出應變Si/SiGe溝道和基于SiGeC材料溝道的功率UMOSFET的器件結(jié)構(gòu)，并與傳統(tǒng)器件的電流.電壓特性進行比較。Si/SiGe和Si/SiGeC異質(zhì)結(jié)能夠有效的提高溝

4、道區(qū)載流子的遷移率，增大IDS、降低Vth及器件的RON；因此在滿足VBD要求的基礎上，應變Si/SiGe、SiGeC溝道功率UMOSFET相對傳統(tǒng)器件，在IDS-VDS、RON等方面有較大的改進。
　　 （2）提出了基于SiGe的半超結(jié)功率UMOSFET（SiGe Pillar SGP）器件及其引用可行性。通過3D器件仿真對比傳統(tǒng)半超結(jié)UMOSFET（ConventionalSemi-SJ CSSJ），分析SGP器件載流子遷移

5、率模型，超結(jié)結(jié)構(gòu)的能帶模型，電場場強，擊穿電壓，電荷平衡，Ge含量影響和器件熱穩(wěn)定性等特性。結(jié)果表明，在VBD降低僅4.8％的基礎上，器件的特征導通電阻降低44％。在低壓器件應用中，由于引入了應變效應，SGP與傳統(tǒng)的半超結(jié)器件在VBD和RON的折中和熱穩(wěn)定性比較中，占據(jù)明顯優(yōu)勢。
　　 （3）提出柵增強功率UMOSFET（Gate Enhanced GE），該結(jié)構(gòu)的特點是深槽多晶硅電極與柵電極短接，器件在保證VBD的同時，于n型

6、漂移區(qū)的邊側(cè)產(chǎn)生高密度的電子電流。與傳統(tǒng)超結(jié)和GOB器件比較，該結(jié)構(gòu)擁有更低的特征導通電阻。由于GE-UMOS側(cè)氧中多晶硅電極和柵電極短接，增大了該結(jié)構(gòu)的寄生電容，進而提出具有分裂柵的柵增強功率UMOSFET（GateEnhanced with Split gate SGE）結(jié)構(gòu)，將該結(jié)構(gòu)和GOB-UMOS進行器件對比仿真。SGE-UMOS結(jié)構(gòu)可以降低器件漂移區(qū)寬度w，從而提高漂移區(qū)雜質(zhì)濃度，擁有比GE-UMOS、GOB-UMOS和SJ