1、多處理器技術(shù)已經(jīng)在嵌入式領(lǐng)域中得到了廣泛應(yīng)用，但是在有限的芯片資源中同時(shí)嵌入多個(gè)處理器無(wú)疑會(huì)占用過(guò)多的芯片空間。動(dòng)態(tài)重構(gòu)不僅可以解決資源有限的問(wèn)題，還可以提高系統(tǒng)的可靠性，減少系統(tǒng)功耗。目前，國(guó)內(nèi)對(duì)這方面的研究較少，所以基于動(dòng)態(tài)重構(gòu)的多處理器嵌入式系統(tǒng)的設(shè)計(jì)是非常有意義的。
　　本文圍繞動(dòng)態(tài)重構(gòu)多處理器主要做了兩方面的工作:一是T-MIPS微處理器的設(shè)計(jì)和重構(gòu):首先設(shè)計(jì)T-MIPS微處理器的整體架構(gòu);然后設(shè)計(jì)T-MIPS微處理器的

2、指令集和編碼;最后采用三模冗余模式對(duì)T-MIPS微處理器進(jìn)行動(dòng)態(tài)重構(gòu)并利用馬爾可夫過(guò)程分析系統(tǒng)的可靠性。二是增強(qiáng)型浮點(diǎn)協(xié)處理器的設(shè)計(jì)和重構(gòu):首先設(shè)計(jì)浮點(diǎn)協(xié)處理器的五種浮點(diǎn)運(yùn)算單元（加法、減法、乘法，除法和開(kāi)平方根）;然后在浮點(diǎn)協(xié)處理單元的基礎(chǔ)上加入MIPS微處理器中一些簡(jiǎn)單的指令，構(gòu)造數(shù)據(jù)路徑和控制單元，使得此浮點(diǎn)協(xié)處理單元不僅可以處理浮點(diǎn)數(shù)據(jù)，同時(shí)可以處理整數(shù)和MIPS指令機(jī)器碼，即增強(qiáng)型浮點(diǎn)協(xié)處理器;最后采用四模冗余的模式對(duì)增強(qiáng)型浮

3、點(diǎn)協(xié)處理器進(jìn)行動(dòng)態(tài)重構(gòu)并利用馬爾可夫過(guò)程分析系統(tǒng)的可靠性。
　　本文的所有設(shè)計(jì)都是圍繞多處理器與動(dòng)態(tài)重構(gòu)進(jìn)行的。所有處理器的設(shè)計(jì)都是采用Verilog硬件描述語(yǔ)言進(jìn)行RTL級(jí)描述，功能仿真采用Modelsim軟件進(jìn)行，綜合采用Synplify軟件進(jìn)行。當(dāng)測(cè)試驗(yàn)證的目標(biāo)芯片為XC5VLX110T時(shí)，浮點(diǎn)處理單元中加減法、乘法、除法和開(kāi)平方根運(yùn)算單元的主頻分別可達(dá)到131.571MHz、123.788MHz、100.986MHz和97