基于LUT的FPGA時(shí)序仿真的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩77頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、時(shí)序分析和時(shí)序仿真是現(xiàn)場(chǎng)可編程陣列支持軟件系統(tǒng)中不可缺少的部分，它能在布局布線(xiàn)的基礎(chǔ)上對(duì)電路功能的正確性和電路時(shí)序的規(guī)范性進(jìn)行驗(yàn)證，其結(jié)果可直接反映布局出布線(xiàn)后的電路是否符合設(shè)計(jì)規(guī)范。
　　本文首先介紹了FPGA相關(guān)理論知識(shí)及其支持軟件的開(kāi)發(fā)流程，重點(diǎn)對(duì)基于查找表結(jié)構(gòu)的FPGA芯片進(jìn)行了闡述。然后針對(duì)此結(jié)構(gòu)的FPGA，設(shè)計(jì)并實(shí)現(xiàn)了一種時(shí)序分析和時(shí)序仿真方案。時(shí)序分析階段，從 FPGA芯片結(jié)構(gòu)和電路的布線(xiàn)信息中抽象出時(shí)序圖，并根據(jù)時(shí)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論