1、隨著半導體工藝水平越來越先進，集成電路的發(fā)展進入到片內系統(tǒng)(SystemOnChip，SOC)的時代。芯片的規(guī)模越來越大，能達到上千萬門，而如此大規(guī)模的晶體管帶來的功耗問題急需解決。數(shù)字集成電路物理設計是集成電路設計中的重要組成部分。物理設計中電源網絡的規(guī)劃，其性能的優(yōu)劣直接影響到數(shù)字集成電路片內系統(tǒng)能否正常工作，因此，對其進行研究具有重要的意義。本文將對SOC物理設計的電源網絡情況進行詳細的研究。
　　 本文首先介紹了集成電路

2、設計中功耗的組成理論。影響靜態(tài)功耗以及動態(tài)功耗的因素，從器件結構上考慮降低靜態(tài)功耗的方法以及動態(tài)功耗中的開關功耗和瞬間的短路功耗的計算方法，總結低功耗設計優(yōu)化的方向。然后基于對SOC功耗工作原理的研究，結合基于Encounter的TCL指令編寫CPF功耗約束文件，利用一些多電源域、電源關斷、變頻等手段來進行低功耗的設計規(guī)劃。根據(jù)規(guī)劃的結果，在物理設計的階段，運用EPS設計電源網格視圖，對不同的電源網絡線進行靜態(tài)電壓降的分析，在靜態(tài)壓降滿