1、隨著超大規(guī)模集成電路設(shè)計(jì)技術(shù)和工藝的發(fā)展,CMOS技術(shù)進(jìn)入了納米時(shí)代,低功耗設(shè)計(jì)技術(shù)和片上系統(tǒng)互連技術(shù)成為芯片設(shè)計(jì)中的新挑戰(zhàn)和必要技術(shù)。一方面,隨著縮放技術(shù)的發(fā)展,片上處理器、內(nèi)存、硬件模塊等IP核數(shù)目急劇增多,全局互連功耗占總功耗的比重越來(lái)越大。另一方面,為了克服傳統(tǒng)總線結(jié)構(gòu)的局限性,更好地解決大規(guī)?；虺笠?guī)模片上系統(tǒng)中眾多IP核之間的互連問(wèn)題,一種全新的片上互連技術(shù)一片上網(wǎng)絡(luò)(Network-on-Chip,NoC)迅速成為國(guó)際上的

2、研究的熱點(diǎn)。
　　 片上網(wǎng)絡(luò)拓?fù)渚C合問(wèn)題,特別是基于具體應(yīng)用的片上網(wǎng)絡(luò)的拓?fù)渚C合是近幾年剛提出的設(shè)計(jì)問(wèn)題,仍然有許多設(shè)計(jì)挑戰(zhàn)。片上網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)定義了網(wǎng)絡(luò)內(nèi)部結(jié)點(diǎn)(包括計(jì)算結(jié)點(diǎn)和路由通信結(jié)點(diǎn))的物理布局和互連方法,決定了網(wǎng)絡(luò)鏈路長(zhǎng)度、網(wǎng)絡(luò)帶寬、吞吐率和芯片面積。針對(duì)以往的拓?fù)湓O(shè)計(jì)方法中存在著的問(wèn)題,本文提出了一個(gè)二階段的設(shè)計(jì)流程。
　　 拓?fù)渚C合的第一階段,在考慮模塊之間通信需求和物理位置信息下將功耗驅(qū)動(dòng)的劃分和布圖規(guī)劃

3、集成到一起。不同的劃分策略會(huì)導(dǎo)致不同的劃分結(jié)果。只考慮通信需求忽略對(duì)功耗的影響時(shí),利用像hMetis這樣的最小割劃分工具就能得到一個(gè)較好的結(jié)果,但是劃分的目標(biāo)是希望得到不僅僅是通信需求花費(fèi)最小化更要是功耗最小化的結(jié)果。因此,本文提出了一種基于樹(shù)的劃分方法進(jìn)而找到分支之間的割,這樣,高度相關(guān)的模塊被集聚到同一個(gè)集群中從而共享同一個(gè)轉(zhuǎn)化器,得到性能、功耗最優(yōu)的結(jié)果。
　　 拓?fù)渚C合的第二階段,首先,在以最小化鏈路功耗為目標(biāo)函數(shù)下,利