1、作為微電子產業(yè)的第三次重大變革，SoC設計正在飛速發(fā)展。隨著SoC規(guī)模的增大以及便攜式電子產品的普及，低功耗已經成為SoC設計的重要目標，它影響著產品的可靠性、穩(wěn)定性和使用時間，是提高產品競爭力的重要因素之一。對集成電路設計者來說，正確地理解和使用功耗分析方法，選擇適當?shù)墓墓烙嫼头治龉ぞ?，是低功耗設計和成功達到預期功耗目標的必要條件。 本文依托ASIC工程中心GarfieldSoC平臺，經過理論研究和實測驗證，摸索出一套精確快

2、速有效的功耗估計流程，為Garfield芯片設計提供了比較準確的功耗數(shù)據(jù)，幫助設計人員在設計前期改進設計以滿足功耗特性，縮短了產品設計周期。 在本文第一章中，敘述了當前SoC低功耗的必要性，功耗估計方法的重要性，對本文所要進行的工作平臺進行了說明；第二章中首先概述了功耗估計的層次和功耗估計的方法，其次介紹了Synopsys工具計算功耗的原理，最后詳述了三種可行的功耗估計方法，分別給出了這三種方法應用于Garfield的流程；第三

3、章中首先從Garfield內部功能塊中選取有代表性的LCDC為試驗對象，用三種方法分別計算LCDC的功耗，通過結果分析選出相對最優(yōu)的門級功耗估計方法，然后利用門級方法比較GarfieldⅠ優(yōu)化前后的功耗，得出優(yōu)化設計的效果；第四章中計算出了Garfield第二版GarfieldⅡ在四種模式以及各應用子系統(tǒng)下的功耗；第五章對流片回來的芯片功耗進行實測，比較估計結果和實測結果，驗證了功耗估計方法的精確性；結束語中對論文的工作進行了總結，說明