1、高速數(shù)據(jù)采集系統(tǒng)(Data Acquisition System,簡稱DAS)作為信息系統(tǒng)的重要組成部分,是數(shù)字信號處理系統(tǒng)的重要數(shù)據(jù)來源,已被廣泛應用于雷達、通信、軟件無線電和遙感等領(lǐng)域。隨著高速ADC與FPGA性能的提高,高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)也愈發(fā)靈活高效。高性能FPGA作為高速數(shù)據(jù)采集系統(tǒng)的控制核心,實現(xiàn)對采樣數(shù)據(jù)的接收、緩存、檢測和傳輸?shù)炔僮?使系統(tǒng)的功能實現(xiàn)具有較高的可擴展性和靈活性。
　　 本文設(shè)計了一種基于

2、高速ADC和FPGA的高速數(shù)據(jù)采集系統(tǒng),完成對中頻雷達模擬信號數(shù)字化過程。論文首先討論了國內(nèi)外高速數(shù)據(jù)采集系統(tǒng)的技術(shù)和研究現(xiàn)狀,分析了本設(shè)計的性能指標,進而給出整體設(shè)計方案。隨后在硬件設(shè)計部分闡述了ADC的時鐘電路、電源電路和模擬信號接口；FPGA的配置調(diào)試設(shè)計、電源設(shè)計和高速數(shù)據(jù)接口。在軟件設(shè)計部分描述了分流緩存模塊、信號檢測模塊和數(shù)據(jù)傳輸接口的原理和實現(xiàn)過程。最后對各個模塊進行仿真、調(diào)試,并給出了仿真結(jié)果和數(shù)據(jù)。
　　 高速