1、集成電路設(shè)計進入超深亞微米階段，工程師們大多采用片上系統(tǒng)(System on Chip,SoC)技術(shù)和知識產(chǎn)權(quán)(Intellectual Property, IP)核復(fù)用技術(shù)來設(shè)計集成電路。存儲器是SoC系統(tǒng)的重要組成部分，占據(jù)著相當大的面積。其中靜態(tài)隨機存取存儲器(StaticRandom Access Memory, SRAM)由于其讀寫速度快、靜態(tài)功耗低的特點被廣泛應(yīng)用于SoC系統(tǒng)中。存儲器不同于一般的數(shù)字電路，它是由高密度的存儲

2、陣列構(gòu)成，因此它的故障發(fā)生率更高，故障類型更復(fù)雜。存儲器內(nèi)建自測試(Memory Build In Self Test，MBIST)技術(shù)由于其方便、高效、高覆蓋率的特點，已成為存儲器測試的主要方法。
　　文章首先介紹了可測試性設(shè)計和存儲器的測試方法，并詳細闡述了MBIST的系統(tǒng)結(jié)構(gòu)和測試方案。接著分析了65nm工藝SRAM的常見故障和故障模型并介紹了常見的算法。然后文章重點對March算法進行研究，分析了65nm工藝的SRAM的常

3、見故障和經(jīng)典算法無法覆蓋的耦合故障，針對這些故障類型對應(yīng)的March測試序列并提出一種新的March算法。新的March算法在可接受的算法復(fù)雜度下對65nm工藝的SRAM的常見故障和經(jīng)典算法無法覆蓋的耦合故障具有較高的覆蓋率。然后，文章根據(jù)新的March算法生成對應(yīng)的MBIST電路，并將該MBIST電路應(yīng)用于65nm工藝的SRAM進行仿真，驗證了算法的正確性。然后，文章針對傳統(tǒng)MBIST電路測試的局限性和電路面積不斷增加的弊端，提出了一