1、隨著數字集成電路的工藝尺寸不斷縮小，電源電壓持續(xù)降低，電路的節(jié)點電容不斷減小，電路節(jié)點翻轉所需要的臨界電荷相應減小，單粒子翻轉和單粒子瞬態(tài)變得愈發(fā)嚴重。同時由于時鐘頻率的不斷上升，組合邏輯中發(fā)生單粒子瞬態(tài)的概率也在不斷上升。所以，設計抗單粒子瞬態(tài)和單粒子翻轉的集成電路成為急需解決的問題。
　　本文針對納米工藝集成電路的軟錯誤問題，在研究現有加固鎖存器設計的基礎上，提出了有效的抗輻射加固鎖存器設計方案，本文的主要工作如下:
　

2、　介紹了國內外集成電路抗輻射加固的研究現狀，以及輻射環(huán)境的背景知識和輻射效應的分類。闡明了集成電路軟錯誤的基本概念，詳細分析了單粒子效應的分類、機理及其故障模型。重點分析了單粒子瞬態(tài)和單粒子翻轉引起集成電路發(fā)生軟錯誤的原理以及瞬態(tài)故障的建模分析方法。
　　針對單粒子瞬態(tài)和單粒子翻轉對鎖存器的影響，總結了國內外學者提出的鎖存器加固方案，并分析了這些加固方案的設計原理，對其優(yōu)缺點進行了比較?？箚瘟Ｗ铀矐B(tài)的設計方法通常是在組合電路后端使

3、用過濾電路?？箚瘟Ｗ臃D的設計方法有三模冗余、基于C單元的冗余反饋回路和檢錯糾錯等方法。同時抗單粒子瞬態(tài)和單粒子翻轉的設計方法有時間冗余與硬件冗余的結合，以及包含延遲單元的鎖存器。目前已有的加固設計主要集中在防護單粒子翻轉，沒有考慮單粒子瞬態(tài)對電路的影響。
　　在分析已有加固鎖存器的基礎上，提出了一種基于PTM45nm工藝模型的抗輻射加固鎖存器設計。由一個施密特觸發(fā)器、三個傳輸門、三個反相器和三個C單元組成。利用施密特觸發(fā)器和反相