1、半導(dǎo)體生產(chǎn)工藝的不斷進(jìn)步，使得最小工藝尺寸越來(lái)越小，進(jìn)而引起漏功耗不斷增大。自0.13μm工藝開(kāi)始，漏功耗在電路總功耗中所占的比例已不能忽視。目前針對(duì)減小電路中的漏功耗，已提出了多種漏功耗減小技術(shù)，如溝道長(zhǎng)度偏置技術(shù)、雙閾值技術(shù)等，但這些技術(shù)都還較少應(yīng)用于標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)中。此外，和傳統(tǒng)布爾邏輯電路相比，有50％左右的電路若使用Reed-Muller(RM)邏輯來(lái)實(shí)現(xiàn)可獲的面積、功耗上的顯著改進(jìn)。因此將漏功耗減小技術(shù)與RM邏輯電路應(yīng)用到

2、標(biāo)準(zhǔn)單元庫(kù)的優(yōu)化設(shè)計(jì)中，將是一項(xiàng)極有意義、有價(jià)值的研究工作。鑒此，本文以中芯國(guó)際0.13μm標(biāo)準(zhǔn)單元庫(kù)為研究對(duì)象，在綜合分析了當(dāng)前國(guó)內(nèi)外研究現(xiàn)狀的情況下，主要運(yùn)用Cadence和Synopsys公司的軟件，通過(guò)對(duì)各種單元電路的漏功耗仿真測(cè)試、研究漏功耗減小技術(shù)在標(biāo)準(zhǔn)單元中的設(shè)計(jì)方法；通過(guò)對(duì)多種不同結(jié)構(gòu)的異或/同或門(mén)的分析研究，提出了一種低功耗異或/同或門(mén)電路，并設(shè)計(jì)了多種RM邏輯復(fù)合門(mén)電路，最后，經(jīng)過(guò)版圖設(shè)計(jì)、單元特征化以及版圖信息提取

3、，設(shè)計(jì)了低漏功耗雙邏輯標(biāo)準(zhǔn)單元包。
　　本論文的主要研究?jī)?nèi)容有：
　　1、漏功耗減小技術(shù)在標(biāo)準(zhǔn)單元中的應(yīng)用研究。在分析了電路中漏功耗的產(chǎn)生機(jī)理的基礎(chǔ)上，通過(guò)運(yùn)用HSPICE仿真軟件對(duì)基本門(mén)電路在使用溝道長(zhǎng)度偏置技術(shù)和雙閾值技術(shù)后的電路延時(shí)、漏功耗以及漏功耗延時(shí)積等特性進(jìn)行分析研究，獲得最優(yōu)器件溝道長(zhǎng)度值和雙閾值器件在電路中的設(shè)計(jì)方法，并運(yùn)用溝道長(zhǎng)度偏置技術(shù)對(duì)標(biāo)準(zhǔn)單元庫(kù)中的基本門(mén)單元進(jìn)行漏功耗優(yōu)化。
　　2、RM邏輯復(fù)合

4、門(mén)單元的設(shè)計(jì)研究。通過(guò)研究不同結(jié)構(gòu)的異或/同或門(mén)電路的性能特點(diǎn)，提出了具有更低功耗和漏功耗的基于反相器結(jié)構(gòu)的改進(jìn)型異或/同或門(mén)電路，并設(shè)計(jì)了多種RM邏輯復(fù)合門(mén)電路。
　　3、低漏功耗標(biāo)準(zhǔn)單元包的設(shè)計(jì)。學(xué)習(xí)使用Cadence軟件完成電路的版圖設(shè)計(jì)、物理信息提取，使用Liberty NCX進(jìn)行標(biāo)準(zhǔn)單元特征化，最后實(shí)現(xiàn)設(shè)計(jì)低漏功耗雙邏輯標(biāo)準(zhǔn)單元包。
　　4、雙邏輯映射技術(shù)研究。在對(duì)技術(shù)映射原理研究的基礎(chǔ)上，通過(guò)分析綜合-提取-再綜