1、本文針對(duì)各種嵌入式應(yīng)用中對(duì)實(shí)時(shí)電磁場(chǎng)計(jì)算的需求，采用FPGA作為硬件加速器，加速電磁場(chǎng)特定算法（時(shí)域有限差分法，時(shí)域偽譜法和有限元）的計(jì)算。將電磁場(chǎng)數(shù)值計(jì)算問(wèn)題（時(shí)域有限差分法，時(shí)域偽譜法）轉(zhuǎn)換成數(shù)字信號(hào)處理問(wèn)題，在FPGA上實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法以完成電磁場(chǎng)數(shù)值計(jì)算。同時(shí)，針對(duì)有限元法在CPU上執(zhí)行的缺陷，在FPGA上設(shè)計(jì)了協(xié)處理器加速有限元的計(jì)算。
　　本文首先分析了各種應(yīng)用中對(duì)實(shí)時(shí)電磁場(chǎng)計(jì)算的需求,介紹了可重構(gòu)計(jì)算技術(shù)，對(duì)

2、其計(jì)算特性做了詳細(xì)的討論。詳細(xì)分析了電磁場(chǎng)數(shù)值計(jì)算硬件實(shí)現(xiàn)的基礎(chǔ)，討論了時(shí)域有限差分法、時(shí)域偽譜法與數(shù)字信號(hào)處理技術(shù)的關(guān)系。
　　其次，提出了一種新的時(shí)域有限差分法的硬件設(shè)計(jì)。采用濾波器技術(shù)重新改寫(xiě)時(shí)域有限差分法,將時(shí)域有限差分法的求解變成對(duì)應(yīng)的硬件濾波器的設(shè)計(jì)問(wèn)題，通過(guò)設(shè)計(jì)合適的濾波器完成時(shí)域有限差分的計(jì)算。與時(shí)域有限差分算法的軟件執(zhí)行相比，硬件實(shí)現(xiàn)可以獲得5倍左右的性能加速，能夠充分發(fā)揮FPGA的計(jì)算性能。
　　再次，研

3、究了時(shí)域偽譜法的硬件加速技術(shù)。在全面分析時(shí)域偽譜法的特性的基礎(chǔ)上，確定了合適的定點(diǎn)數(shù)據(jù)格式，設(shè)計(jì)和實(shí)現(xiàn)了基于FFT技術(shù)的PSTD協(xié)處理器，以加速時(shí)域偽譜法的計(jì)算。基于FPGA的FFT模塊能在微秒級(jí)時(shí)間內(nèi)執(zhí)行FFT和IFFT，使得PSTD協(xié)處理器具有非常重要的速度優(yōu)勢(shì)。
　　最后，研究了電磁場(chǎng)有限元計(jì)算硬件加速的關(guān)鍵技術(shù)，主要包括向量歸約、稀疏矩陣乘向量和線性方程組的迭代算法的實(shí)現(xiàn)技術(shù)。提出了一種改進(jìn)的向量歸約電路設(shè)計(jì)，設(shè)計(jì)采用四個(gè)