1、隨著目前計算機處理器核上核心數(shù)量的增多，片上存儲系統(tǒng)的發(fā)展成為了一個矚目的難題。由于目前“功耗墻”與“存儲墻”的問題日益嚴重，使得片上存儲的容量與能耗的優(yōu)化十分重要。目前已經(jīng)有很多的研究工作關注片上存儲系統(tǒng)容量的增大，但性能優(yōu)化的同時遭遇了功耗過高的尷尬。本課題針對標準測試集 SPEC CPU2000/2006，分析并總結(jié)了各程序的特征，在此基礎上對不同的程序進行動態(tài)的功耗優(yōu)化。通過分析各程序一定時間間隔的訪存行為，推斷出未來可能的訪存

2、位置，并提前進行電路的關斷與數(shù)據(jù)的轉(zhuǎn)移。本課題的主要工作包括：
　　1.基于三維堆疊的相關工作，利用全系統(tǒng)模擬器與主存模擬器開發(fā)了一個基于訪存Trace的模擬三維DRAM Cache行為的模擬器。區(qū)別于已有工作，在這個全系統(tǒng)平臺上，只需使用測試集的trace就可得到各存儲層次的性能參數(shù)。通過分析三維情況下讀寫過程的延時及數(shù)據(jù)吞吐量，課題得到了在大容量最后一級Cache的情況下的良好性能。實驗表明，在擁有三維堆疊的大容量最后一級DR

3、AM Cache時，在LLC上的讀延時比基線系統(tǒng)快1.82倍，寫延時可以快6.38倍，吞吐率增加到1.45倍。
　　2.系統(tǒng)分析了SPEC CPU2006中多個程序的訪存模式，挖掘出了訪存模式的模型。在運行開始后的一定時鐘周期內(nèi)，即可判定未來的數(shù)據(jù)訪問傾向于訪問哪些數(shù)據(jù)塊?；谶@種簡單的預測，可對電路進行關斷并對數(shù)據(jù)進行轉(zhuǎn)移，從而得到功耗的降低。
　　3.提出了一種對3D DRAM Cache進行功耗管理的方法。最后一級Ca

4、che的功耗管理分為五個階段，分別為訪問模式分析、K-means分簇、數(shù)據(jù)轉(zhuǎn)移、重映射以及陣列的關斷。在每十萬個周期到來的時候，會重新檢測程序的訪存分布，決定陣列的開關。
　　基于輕量級的統(tǒng)計分析、全系統(tǒng)模擬平臺建設及測試集的分析，本課題面向3D DRAM的三維堆疊的功耗管理實現(xiàn)了靜態(tài)功耗的降低。由此，可以得到一個大容量的最后一級 Cache，在性能的優(yōu)化的同時，靜態(tài)功耗平均可減少28.57％，456.hmmer、465.tont