1、近年來隨著便攜式設備的普及，人們對芯片的速度和功耗提出更加苛刻的要求。因此，高速低功耗設計成為主要的研究熱點和和重點，研究各種高速低功耗的電路結(jié)構(gòu)是其中的一種方法之一。其中，電流模邏輯結(jié)構(gòu)電路由于其在高速系統(tǒng)中具有低功耗的優(yōu)勢，而引起廣泛的關注。電流模邏輯結(jié)構(gòu)可分為雙軌和單軌兩種結(jié)構(gòu)，它們的共同特點是抗干擾能力強，功耗不因頻率變化而變化，和頻帶寬。與雙軌結(jié)構(gòu)相比，單軌結(jié)構(gòu)在實現(xiàn)相同邏輯功能時需要的MOS管數(shù)目少和面積小；并且連線相對簡單

2、。
　　在當今數(shù)字集成電路設計中，基于標準單元庫的設計方法占有絕對優(yōu)勢。標準單元的性能直接影響到整個系統(tǒng)的好壞。標準單元的數(shù)據(jù)在整個數(shù)字設計流程中占著主導和支撐的地位，開發(fā)高性能的標準單元有著重要的意義。在同一個工藝節(jié)點要想獲得高速低功耗性能的系統(tǒng)，并且縮短開發(fā)周期，研究電流模標準單元庫無非是最直接的方法。但由于雙軌電流模邏輯電路單元差分輸入的特點而不能特征化與綜合，所以電流模邏輯標準單元庫的實現(xiàn)只能采用單軌結(jié)構(gòu)。
　　首先

3、，本文介紹了單軌電流模邏輯標準單元庫的建庫方法和流程；其次，討論了單軌電流模標準單元庫的在設計高速低功耗系統(tǒng)中的意義；然后，具體介紹單軌電流模標準單元設計技術，在 SMIC 130nm 工藝基礎上設計單軌電流模標準單元，為專用集成電路（Application Specific Integrated Circuit--ASIC）設計提供支撐。
　　根據(jù)建庫的流程，本課題可以劃分為以下幾個部分：
　　1、研究和分析 SMIC 1

4、30nm工藝的技術參數(shù)，設計單軌電流模邏輯電路并對電路進行優(yōu)化，以實現(xiàn)性能的最優(yōu)化；
　　2、對電路進行版圖繪制。根據(jù)標準單元繪制規(guī)則，確定單元的高度、最小寬度、電源金屬寬度、走線間距等規(guī)則，并且 PIN 必須要在間距交叉點上，標準單元寬度必須為金屬 2間距的整數(shù)倍；
　　3、抽象庫的設計。使用 Candence的Abstract抽取物理庫—用于布局布線，主要抽取單元的金屬層和引腳等；
　　4、時序庫設計。使用 Cal